AMD CTO schwätzt Chiplet: D'Ära vun der photoelektrescher Co-Sealing kënnt

AMD Chip Firma Exekutoren hunn gesot datt zukünfteg AMD Prozessoren mat Domain-spezifesche Beschleuniger ausgestatt kënne ginn, a souguer e puer Beschleuniger gi vun Drëtt Parteien erstallt.

Senior Vice President Sam Naffziger geschwat mam AMD Chief Technology Officer Mark Papermaster an engem Video verëffentlecht Mëttwoch, betount d'Wichtegkeet vu klenge Chip Standardiséierung.

"Domain-spezifesch Beschleuniger, dat ass de beschte Wee fir déi bescht Leeschtung pro Dollar pro Watt ze kréien.Dofir ass et absolut néideg fir Fortschrëtter.Dir kënnt et sech net leeschte fir spezifesch Produkter fir all Beräich ze maachen, also wat mir maache kënnen ass e klengen Chip-Ökosystem ze hunn - am Fong eng Bibliothéik, "sot den Naffziger.

Hie bezitt sech op Universal Chiplet Interconnect Express (UCIe), en oppene Standard fir Chiplet-Kommunikatioun, déi zënter hirer Schafung am fréie 2022. Et huet verbreet Ënnerstëtzung vu grousse Industriespiller wéi AMD, Arm, Intel an Nvidia gewonnen, och wéi vill aner kleng Marken.

Zënter dem Start vun der éischter Generatioun vu Ryzen an Epyc Prozessoren am Joer 2017, ass AMD un der Spëtzt vun der klenger Chiparchitektur.Zënter dem House of Zen seng Bibliothéik vu klenge Chips ass gewuess fir verschidde Rechen-, I/O- a Grafikchips ze enthalen, déi se a senge Konsumenten- an Datenzenterprozessoren kombinéiert an ëmkapselen.

E Beispill vun dëser Approche kann am AMD's Instinct MI300A APU fonnt ginn, deen am Dezember 2023 gestart gouf, Verpackt mat 13 eenzelne klenge Chips (véier I/O Chips, sechs GPU Chips, an dräi CPU Chips) an aacht HBM3 Memory Stacks.

Den Naffziger sot, datt an Zukunft Standards wéi UCIe kleng Chips, déi vun Drëttubidder gebaut goufen, erlaben hire Wee an AMD Packagen ze fannen.Hien huet Silicon Photonic Interconnect ernimmt - eng Technologie déi Bandbreed-Flaschennecken erliichteren kann - als Potenzial fir Drëtt Partei kleng Chips op AMD Produkter ze bréngen.

Naffziger mengt datt ouni Low-Power Chip Interconnection d'Technologie net machbar ass.

"De Grond firwat Dir optesch Konnektivitéit wielt ass well Dir enorm Bandbreed wëllt", erkläert hien.Also Dir braucht niddereg Energie pro Bit fir dat z'erreechen, an e klengen Chip an engem Package ass de Wee fir déi niddregst Energie Interface ze kréien.Hien huet bäigefüügt datt hien denkt datt d'Verréckelung op Co-Verpackungsoptik "kënnt."

Dofir lancéiere verschidde Silicon Photonics Startups scho Produkter déi dat maache kënnen.Ayar Labs, zum Beispill, huet en UCIe kompatiblen photonesche Chip entwéckelt, deen an e Prototyp Grafikanalytik Beschleuniger integréiert gouf, deen d'lescht Joer gebaut gouf.

Ob Drëtt-Partei kleng Chips (Fotonik oder aner Technologien) de Wee an AMD Produkter fannen, bleift ze gesinn.Wéi mir virdru gemellt hunn, ass d'Standardiséierung just ee vun de villen Erausfuerderungen déi musse iwwerwonne ginn fir heterogen Multi-Chip Chips z'erméiglechen.Mir hunn AMD fir méi Informatiounen iwwer hir kleng Chip Strategie gefrot a wäert Iech matdeelen, wa mir eng Äntwert kréien.

AMD huet virdru seng kleng Chips u rivaliséierende Chipmakers geliwwert.Intel's Kaby Lake-G Komponent, agefouert am 2017, benotzt Chipzilla's 8.Deen Deel ass viru kuerzem um Topton's NAS Bord erëm opgetaucht.